首页  > 期刊首页 > 微电子学  > 2008年1期  > 高性能绝缘层上应变硅动态阈值MOSFET的设计优化

高性能绝缘层上应变硅动态阈值MOSFET的设计优化

Design Optimization of High Performance Strained SOI Dynamic Threshold MOSFET's

查看全文 下载全文

导出 添加到引用通知
分享到 |
doi：
摘要：
采用二维数值模拟的方法,研究了纳米尺度栅长的绝缘层上应变硅(SSOI)动态阈值(DT)MOSFET的特性,全面分析了台阶型沟道掺杂分布和沟道长度对器件开态和关态特性的影响.结果表明,通过调整轻掺杂的表面沟道和重掺杂的体杂质分布,DT SSOI器件能在较低的电源电压下实现比非DT器件更优的性能,同时不会造成明显的器件关态漏电.从实验结果可以预测,相对于非DT器件而言,DT器件在性能上的这种优势能够保持到32 nm栅长的技术节点.
作者： 李德斌[1]    梁仁荣[1]    刘道广[2]    许军[1]
Author： LI De-bin[1]    LIANG Ren-rong[1]    LIU Dao-guang[2]    XU Jun[1]
作者单位：
  1. 清华大学,微电子学研究所,北京,100084
  2. 清华大学,微电子学研究所,北京,100084;模拟集成电路国家级重点实验室,中国电子科技集团公司,第二十四研究所,重庆,400060
期 刊： 微电子学   ISTIC PKU
Journal： MICROELECTRONICS
年，卷(期)： 2008, 38(1)
分类号： TN386
关键词： 绝缘层上应变硅 知识脉络    动态阈值 知识脉络    MOSFET 知识脉络    台阶掺杂 知识脉络   
机标分类号： TN3 TN4
基金项目： 国家自然科学基金
参考文献和引证文献
返回顶部参考文献
返回顶部引证文献
返回顶部本文读者也读过
返回顶部相似文献
返回顶部相关博文
返回顶部相关数据
返回顶部互动百科相关词